OpenTPU：开源 TPU 的真正看点是工具链

一块旧型号的 FPGA 开发卡，133 MHz 主频，两路 DDR3 内存，正在跑 Qwen3.5 和 Gemma 4，速度是每秒几个词元。这件事本身不值得兴奋，值得看的是它旁边那套东西。

一、发生了什么

GitHub 用户 FeSens 开源了 openTPU，Apache 2.0 许可，单个仓库里放了全套东西：SystemVerilog 写的 RTL、自定义指令集、比特精确的模拟器、内核语言与编译器、性能分析器，以及驱动真实 PCIe 卡的主机软件。

硬件不是 ASIC。它跑在浪潮 YPCB-00338 加速卡上，芯片是 Xilinx Kintex-7 xc7k480t，两路 DDR3-1066，峰值带宽 17.1 GB/s，主频 133.33 MHz。已经跑通 10 个模型，从 230M 的 LFM2.5 到 4B 的 Qwen3.5，硬件输出与模拟器逐比特一致。

数字很朴素：230M 的模型 int8 下每秒 59 个词元，4-bit 85.8；Qwen3-0.6B 是 21.6 和 31.3；3B 级掉到 5.0 和 8.74。一个 35B 总参数、3B 激活的 MoE 模型靠专家流式加载跑到 3.95。

项目自称「由 AI 开发」，前身是一个让 AI 智能体参与架构设计的竞赛项目。

二、跟你有什么关系

想学芯片的。 这是少见的完整通路：从矩阵乘法到编译器、指令、门级电路，中间没有黑盒。架构里没有缓存、没有隐式调度，每次数据搬运都是一条指令，性能分析能精确到周期。

做推理部署的。 不用看。17.1 GB/s 的带宽和今天的 HBM 差两个数量级，它跑不动你要的模型。

关心「AI 设计芯片」叙事的。 这是少数能自己下载、自己复现的样本，比发布会上的说法可靠。

三、怎么判断

1. 先看带宽，不看算力。 仓库自己写明，decode 阶段 82% 到 94% 的时间卡在 DRAM 上。瓶颈是内存，不是 MAC 阵列；真实上限先算每词元要搬多少字节。
2. 看工具链是否闭环。 模拟器当规范、RTL 与它逐比特对齐、编译器从内核语言降到指令集、profiler 能定位到单条指令。这套东西比跑分重要得多。
3. 问 AI 到底做了哪一步。 README 说由 AI 开发，但没拆开讲：目标函数、时序约束、测试标准是人定的，搜索和改写是模型做的。两件事的价值完全不同，不能混成一句「AI 会造芯片」。
4. 看 ASIC 那步落不落地。 项目计划转向 BCU1525，ASIC 路线从 NanGate45 加 OpenROAD 起步。FPGA 上 133 MHz 和流片是两回事，教学工艺只能给相对值。

四、三个别信的说法

「开源芯片要掀翻英伟达。」 差的是先进工艺、HBM、互联和十年积累的算子库，不是一个仓库能补的。这个项目的定位是教学和验证，不是竞品。

「AI 已经能自己设计芯片了。」 它证明的是：在人类设定目标和评测循环的前提下，模型可以完成大量迭代。它没有证明模型能提出新架构，也没证明能自己发现「这个方向不值得做」。

「跑通 10 个模型就是能用。」 跑通指输出与模拟器一致，不是性能够用。3B 模型每秒 5 个词元，读三百字要等一分钟。

五、一句话结论

OpenTPU 的价值不在算力，在把「一颗 AI 芯片由哪几层组成」摊开给人看；顺带证明了一件事——AI 能替你在既定目标下反复试，但目标还得人来定。

信息来源

• GitHub：FeSens/openTPU（Apache 2.0，README 与基准数据，2026 年 10 月）

功能与价格以官方公告为准。本文写于 2026 年 10 月 18 日。